Amplificateur audio — Paul Dessaux

Ce projet du module EEL6-EANA2 (réalisé en binôme avec Lucas Traoré) couvrait le flot complet de conception d'un amplificateur audiofréquence de puissance : cahier des charges, dimensionnement, simulation sous Proteus/ISIS, routage PCB sous ARES, fabrication au laboratoire, soudure, et caractérisation. L'architecture retenue est un push-pull classe B à MOSFET complémentaires, piloté par un AOP.

Cahier des charges

Charge : haut-parleur 8 Ω
Source d'entrée : ~100 mV_eff
Bande passante à −3 dB : 40 Hz à 15 kHz
Impédance d'entrée : 47 kΩ
Alimentation symétrique ±15 V

Avec une tension de déchet de ~3 V, la tension crête max en sortie est de 12 V, soit une puissance utile max de 9 W et un courant crête de 1,5 A. Le gain en tension nécessaire : A_v ≈ 85 (soit ~38,6 dB).

Architecture à deux étages

Contrairement au projet d'amplificateur classe A du semestre précédent (rendement théorique de 25 %), ce montage utilise deux étages distincts :

Étage de commande — un AOP TL071 monté en amplificateur non-inverseur. Le gain est fixé par le réseau de contre-réaction : A_v = 1 + R₂/R₁, avec R₁ = 1 kΩ et R₂ = 82 kΩ (série E12). Un filtre passe-haut d'entrée (R₃ = 47 kΩ, C₃ = 82 nF) bloque la composante continue de la source et fixe l'impédance d'entrée.
Étage de puissance push-pull — un NMOS IRLIZ34N et un PMOS IRLIB9343 en drain commun. Gain en tension ≈ 1, mais gain en courant important. C'est le NMOS qui « tire » (pull) le courant vers la charge, et le PMOS qui le « pousse » (push).

Distorsion de croisement

Le problème du push-pull classe B : quand V_IN ≈ 0, les deux MOSFET sont simultanément bloqués. La zone morte s'étend sur ΔV = |V_TN| + |V_TP| ≈ 2,1 + 2,1 = 4,2 V — bien visible sur la caractéristique de transfert en simulation.

La solution : un réseau de polarisation entre les deux grilles composé de deux diodes 1N4148 et d'une diode Zener de 2,4 V, soit V_G1G2 = 2,4 + 2 × 0,6 = 3,6 V. Cette tension, juste sous le seuil de blocage, maintient les transistors à la frontière de la conduction. La contre-réaction globale (englobant les deux étages) fait le reste en linéarisant le système.

Simulation

Chaque étage a été validé sous Proteus/ISIS avec le simulateur PROSPICE (noyau SPICE3F5) :

Caractéristique de transfert V_out(V_in) — vérification de la linéarité et disparition de la zone morte après polarisation
Analyse transitoire — sinus 1 kHz, observation de l'écrêtage, mesure des tensions de déchet (confirmé : ~3 V)
Diagramme de Bode — bande passante mesurée : f_cb = 40 Hz, f_ch = 45 kHz
Analyse de l'impédance d'entrée du push-pull — dimensionnement de la résistance de polarisation des diodes en fonction du courant max du TL071

Gain simulé : A_v = 85 pour V_in = 100 mV_eff à 1 kHz. Conforme.

PCB et fabrication

Le layout a été routé sous ARES (module PCB de Proteus), avec une attention particulière à la largeur des pistes de puissance (1,5 A crête) et à la dissipation thermique des MOSFET. Le PCB a été fabriqué par gravure chimique au laboratoire, puis soudé manuellement — vias d'abord, supports de CI, puis composants par ordre d'épaisseur croissante. Les condensateurs polarisés montés à l'envers étant la source de panne n°1 sur ce type de carte, ils ont fait l'objet d'une vérification particulièrement attentive.

Mesures et validation

Après les vérifications d'alimentation (limitation de courant progressive, test de la tension de repos), les mesures ont confirmé le respect du cahier des charges : gain, bande passante, puissance de sortie, et slew rate. Le taux de distorsion harmonique (D_HT) a été évalué par FFT à l'oscilloscope en comparant les niveaux des harmoniques en dBV.